Digital frequency multiplier circuit including delay circuit

Patent Number:

□ US6087864

Publication date:

2000-07-11

Inventor(s):

AOKI AKIRA (JP)

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO (JP)

Requested Patent:

JP10145191

Application Number: US19970967106 19971110 Priority Number(s):

JP19960312609 19961111

IPC Classification:

H03B19/00

EC Classification:

H03L7/081A1, H03K5/00C, H03K5/13D, H03L7/16

Equivalents:

JP3487533B2

Abstract

A frequency multiplier circuit device having a delay circuit including a plurality of delay elements, and a selector circuit for selecting the number of delay elements for every output stage of the delay circuit. A reference input signal and an output from the selector circuit for determining the period of the reference input signal are input to a phase comparator. The selector circuit is controlled on the basis of an output from the phase comparator to select the number of delay elements of the delay circuit, so as to generate a signal for multiplying a frequency by N, so that the signal is supplied to an exclusive NOR circuit to output a signal having a frequency an N-number of times that of the reference input signal.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (J P)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-145191

(43)公開日 平成10年(1998) 5月29日

(51)Int.CL ⁴ H 0 3 K 5/00	F1 H03K 5/00 H03B 19/00	M
H03B 19/00 H03L 7/08	H03L 7/08	L
	審査請求 朱請求	請求項の数10 FD (全 11 頁)

(21)出願書号

特數平8-312609

(22) 出版日

平成8年(1996)11月11日

(71)出職人 000221199

東芝マイクロエレクトロニクス株式会社 神奈川県川崎市川崎区駅前本町25番地1

神奈川県川町市川崎区 (71)出版人 000003078

株式会社東芝

神奈川県川崎市幸区場川町72番地

(72)発明者 青木 明


神奈川県川崎市川崎区駅前本町55番地1

東芝マイクロエレクトロニクス株式会社内

(74)代現人 弁理士 竹村 賽

(54) [発明の名称] 避倍回路及び半導体集積回路装置 (57) [要約]

(研究) 「課経回路の選延素子数を制御して選延量を調整し、任意の整準 入力信号の周波数に対応し、デジタル回路で構成された近倍回路を提供する。



[特許請求の範囲]

[請求項 1] 入力信号の周期を検出する手段と、 前記検出手段の検出結果に基づいて、前記入力信号のN 通信に必要な信号を生成する手段と、

前記生成した信号に基づいて N 通信信号を出力する手段 とを備えていることを特徴とする通信回路。

[請求項 2] 前記入力信号のN連倍に必要な信号を生成する手段は、遅延回路の素子数を選択することによって前記信号を生成することを特数とする請求項 1に記載の通信回路。

の施信品記載。 【請求項 3】 前記 N 逓倍は可変であ ることを特徴とす る請求項 1 又は請求項 2 に記載の逓倍回路。

[請求項 4] 複数の遅延素子からなる遅延回路と、

前記遅延回路の出力段数を選択する選択回路と、 基準 入力信号と前記選択回路の出力とを入力する位相比

前記位相比較器の出力に基づいて前記選択回路を制御す る制御回路と、

【諸求項 5】 所定の遅延素子数を有する遅延回路と、 基準 入力信号と前記遅延回路の出力信号の2信号の位相 が同期するように前記遅延回路の遅延量を制御し、前記 基準 入力信号に対して前記遅延回路の出力信号を所定の 周期分だけ遅らせてその遅延量を調整する選択回路と、 前記基準 入力信号と前記選択回路の出力信号とを入力す る位相比較器と、

前記遅延重を基にして設定したい位相差に相当する遅延 重を少なくとも1つの遅延回路より選択して得られた位 相を遅らせた信号と前記基準 入力信号とを入力すること により前記基準 入力信号に対して早い周波数の信号を出 力する排他的論理和回路とを備えていることを特徴とす る延倍回路。

【請求項 6】 前記所定の周期は1周期分もしくは1/ 2周期分であることを特徴とする請求項 5に記載の逓倍

「請求項 7」 前記遅延量は前記遅延素子数により調整されることを特徴とする請求項 5 に記載の逓倍回路。 「請求項 8) 前記排他的論理和回路は e × O R もしくは × N O R から選ばれることを特徴とする請求項 5 には野戦の逓倍回路。

【詩求項 9】 所定の遅延素子数を有する第1の遅延回

路と、 所定の遅延素子数を有し、前記第1の遅延回路とは遅延 重の異なる第2の遅延回路と、

基準 入力信号と前記第1の遅延回路の出力信号の2信号の位相が同期するように前記第1の遅延回路の遅延重を制御し、前記基準 入力信号に対して前記第1の遅延回路の出力信号を所定の周期分だけ遅らせてこの遅延重を調

整する第1の選択回路と、

前記基準 入力信号と前記第2の遅延回路の出力信号の2 信号の位相が同期するように前記第2の遅延回路の遅延 量を制御し、前記基準 入力信号に対して前記第2の遅延 回路の出力信号を所定の周期分だけ遅らせてこの遅延量 を調整する第2の選択回路と、

前記基準 入力信号と前記第 1 の選択回路が出力する信号とを入力する位相比較器と、

【詩求項 10】 請求項 1万至請求項 9のいずれかに記 裁の延倍回路を半導体基板に配置形成したことを特徴と する半導体集検回路装置。

[発明の詳細な説明]

[0001]

【発明の属する技術分野】本発明は、延倍回路に関する ものであり、とくに外部の入力信号に対して半導体基板 内部を高速に動作させる半導体集積回路装置に関するも のである。

[0002]

【従来の技術】従来の進倍回路を図19に示し、この進 倍回路に用いるリングカウンタを図20に示す。 この通 倍回路は、位相比較器、 n・m段リングカウンタ、 LP F(ローパス・フィルタ)及び排他的論理和回路で構成 されている。n・m&リングカウンタは、n個のフリッ プフロップ (FF1、FF2、・・・、FFn) で構成 され、最終段の出力を入力に戻してリング状にしたもの であ る。制御電圧によってカウンタの伝搬遅延時間を可 変できる。この従来の逓倍回路は、基準 入力信号 ref と n ・ m段 リングカウンタの出力を位相比較器に入力す る。そして、基準 入力信号とリングカウンタ出力とを位 相比較して、n・m段リングカウンタの出力周波数が基 **準 入力信号周波数と一致するようにn・m段リングカウ** ンタの各カウンタの伝搬遅延時間をLPFの出力電圧で 制御する。 このような動作によって、位相が同期した状 態においてn・m段リングカウンタの途中段数から信号 を取り出し基準 入力信号に対して位相のずれた信号を生 成することができる。そして生成した信号を論理回路に より排他的論理和することで基準 入力信号に対して遠い 逓倍信号を出力する。

[00003]

外付けにして対応しなければならない。これに伴い実装 基板にLPFを載せる領域が必要となり、基板面検が増 大する。 また、アナログ量の制御電圧を使用している ため、電源ノイズの影響を受けやすく出力信号が変動し やすい。本発明は、このような事情によりなされたもの であり、遅延回路(Delay-Chain) の遅延未子 入力信号の て遅延量を調整することにより、任意の基準 入力信号の 周波数に対応し、デジタル回路で構成された逓倍回路及 びこの通信回路を組み込んだ半導体集積回路装置を提供 する。

[0004]

【課題を解決するための手段】本発明は、位相比較器、 遅延回路を用いて入力信号の1周期分(も しくは 1/2 周期分)の遅延量を調整し、調整した遅延量(遅延素子 数)を基に基準 入力信号に対して遅らせたい位相差分の 遅延量(遅延素子数)の設定を可能とし、基準 入力信号 と複数の位相を遅らせた信号を排他的論理和(E×OR もしくはExNOR)回路に入力することにより基準 信 号より速い周波数の信号を出力する。電源ノイズの影響 を受け難く したLPFを必要 としないので設計が容易な 逓倍回路を得ることができる。 請求項 1の発明は、入力 信号の周期を検出する手段と、前記検出手段の検出結果 に基づいて、前記入力信号のN逓倍に必要な信号を生成 する手段と、前記生成した信号に基づいてN進倍信号を 出力する手段とを備えた逓倍回路を特徴とする。請求項 2の発明は、前記入力信号のN逓倍に必要な信号を生成 する手段は、遅延回路の素子数を選択することによって 前記信号を生成する請求項 1 に記載の逓倍回路を特徴と する。請求項 3の発明は、前記N逓倍は可変である請求 項 1又は請求項 2に記載の逓倍回路を特徴とする。

【0005】請求項 4の発明は、複数の遅延素子からな る遅延回路と、前記遅延回路の出力段数を選択する選択 回路と、基準 入力信号と前記選択回路の出力とを入力す る位相比較器と、前記位相比較器の出力に基づいて前記 選択回路を制御する制御回路と、前記基準 入力信号と前 記選択回路の出力とを入力し、N逓倍の信号を生成する 論理回路とを備えた逓倍回路を特徴とする。 請求項 5の 発明は、所定の遅延素子数を有する遅延回路と、基準 入 力信号と前記遅延回路の出力信号の2信号の位相が同期 するように前記遅延回路の遅延量を制御し、前記基準 入 力信号に対して前記遅延回路の出力信号を所定の周期分 だけ遅らせてその遅延量を調整する選択回路と、前記基 準 入力信号と前記選択回路の出力信号とを入力する位相 比較器と、前記遅延量を基にして設定したい位相差に相 当する遅延量を少なくとも 1 つの遅延回路 より選択して 得られた位相を遅らせた信号と前記基準 入力信号とを入 カすることにより前記基準 入力信号に対して早い周波数 の信号を出力する排他的論理和回路とを備えた逓倍回路 を特徴とする。請求項 6の発明は、前記所定の周期は1 周期分もしくは1/2周期分であ る詩求項 5に記載の進 倍回路を特徴とする。請求項 7の発明は、前記遅延重は 前記遅延素子数により調整される請求項 5に記載の逓倍 回路を特徴とする。

[0006] 請求項 8の発明は、前記排他的論理和回路 はexORもしくはexNORから選ばれる詰求項 5に 記載の逓倍回路を特徴とする。 請求項 9の発明は、所定 の遅延素子数を有する第1の遅延回路と、所定の遅延素 子数を有し、前記第1の遅延回路とは遅延重の異なる第 2の遅延回路と、基準 入力信号と前記第1の遅延回路の 出力信号の2信号の位相が同期するように前記第1の遅 延回路の遅延量を制御し、前記基準 入力信号に対して前 記第1の遅延回路の出力信号を所定の周期分だけ遅らせ てこの遅延重を調整する第1の選択回路と、前記基準 入 力信号と前記第2の遅延回路の出力信号の2信号の位相 が同期するように前記第2の遅延回路の遅延量を制御 し、前記基準 入力信号に対して前記第2の遅延回路の出 力信号を所定の周期分たけ遅らせてこの遅延重を調整す る第2の選択回路と、前記基準 入力信号と前記第1の選択回路が出力する信号とを入力する位相比較器と、前記 遅延重を基にして設定したい位相差に相当する遅延重を 少なくとも 1 つの遅延回路より選択して得られた位相を 遅らせた前記第2の選択回路の出力信号と前記基準 入力 信号とを入力することにより基準 入力信号に対して早い 周波数の信号を出力する排他的論理和回路とを備えてい る逓倍回路を特徴とする。請求項 10の発明は、請求項 1乃至請求項 9のいずれかに記載の逓倍回路を半導体基 板に配置形成した半導体集積回路装置を特徴とする。 [0007]

【発明の実施の形態】以下、図面を参照して発明の実施 の形態を説明する。まず、図1乃至図10を参照して第 1の実施例を説明する。図1は、逓倍回路の回路構成図 であ る。この通信回路は、遅延回路 1、位相比較器2、 アップダウンカウンタ(U/Dカウンタ)3、選択回路 4及び排他的論理和回路(E×NOR回路)5で構成さ れている。遅延回路1は、基準 入力信号 refを入力 し、選択回路4へ出力する。位相比較器2は、基準 入力 信号ref及び選択回路4の出力DOとを入力し、アッ ブダウンカウンタ3へ出力する。 アップダウンカウンタ 3は、位相比較器 2 の出力を入力し、選択回路 4 へ出力 してこの選択回路を制御する。 選択回路4は、遅延回路 1の出力、アップダウンカウンタ3の出力及びN逓倍設 定入力信号 I Nを入力し、位相比較器 2へ出力DOし、 かつ排他的論理和回路5へ出力(D1、D2、D3、 ・・、Dz)する。排他的論理和回路5は、選択回路4 の出力 (D1、D2、D3、・・・、Dz) 、基準 入力 信号 r e f及びN逓倍設定入力信号 l Nを入力し、出力 信号OUTを出力する。

【0008】図 2は、遅延回路 1 の回路構成図である。 遅延回路(ディレイチェイン) 1 は、複数の遅延素子 (DC 1、DC 2、DC 3、・・・、DC n)を直列に 【0009】選択回路4は、乗算器41及びデコーダ42から構成される。また、選択回路4の各出力信号(D0、D1、D2、D3)それぞれに1つのデコーダ42を備えている。デコーダ42は、アップダウンカウンタ3の出力信号の値によって遅延回路1のどの段数から信号の出力するか制御する。ただし、出力信号のの用デラーダ42は、アップダウンカウンタの出力信号値を乗算器41で2・N倍にした値を入力する。

#算器の出力値= (2・N) × (アップダウンカウンタ 値)

(Nは、N選倍設定入力端子 b 0、 b 1、 b 2 から入力された値)

遅延回路 1 の出力信号と選択回路 4 の各出力信号との接続は、

(1) 信号 DD, D1・・・遅延素子間から出力信号 を接続する、

(2) 信号 D2 ・・・遅延素子 1 つおきに出力 信号を接続する。

(3) 信号 D3 ・・・遅延素子2つおきに出力信号を接続する、の3通りの接続を行う。この接続により選択回路4の各出力信号は、図4に示す遅延素子数を通過した信号を出力する。このためD1、D2、D3の各出力信号は、基準入力信号で、出力信号 D1は、1/2 N位相が遅れた信号、出力信号 D2は、2/2 N位相が遅れた信号、出力信号 D3は、3/2 N位相が遅れた信号、出力信号 D3は、3/2 N位相が遅れた信号である。

【0010】排他的論理和回路(E×NOR)5は、図5に示すように、N逓倍設定入力信号 b0、b1、b2の設定値によって2~4入力E×NORの排他的論理演算を行う。図4は、逓倍数と選択回路の出力信号(D、D1、D2、D3)の遅延素子数との関係を示す。 近倍数は、N逓倍設定入力信号 b2、b1、b0によって決定される。countは、アップダウンカウンタ3

の出力によるカウント値である。図5は、排他的論理和回路による通信出力信号の形成を示したものであり、基準入力信号 refと選択回路4の出力信号 D1、D2、D3とから形成され、2~4通信の出力信号 OUTを得ることができる。基準入力信号と1つの出力信号 D2とから3通信信号を生成し、基準入力信号と2つの出力信号 D2とから3近信信号を生成し、基準入力信号と30出力信号 D3とから4通信信号が生成される。一般に、基準入力信号とのN信号 D3とがら4通信信号が生成される。一般に、基準入力信号と(N-1)/2N周期遅れた信号とのN信号がらN遊信信号が生成される。

【0011】次に、延倍信号の生成される過程を図 5万 至図8のそれぞれ2、3、4逓倍時のタイム チャートを 参照して説明する。 N逓倍出力時における選択回路 4 の 出力信号 DOは、N×2個を1回の増減の遅延重とし て、遅延回路3の遅延素子数を選択する。また、出力信 号D1は、遅延素子を1個ずつ、出力信号D2は、遅延 素子を2個すつ、出力信号 D3は、遅延素子を3個す ・・・、出力信号Dェは、遅延素子をェ個すつを1 回の増減の遅延重として選択する。 すなわち、出力信号 DOで選択した遅延重に対して出力信号D1は、1/2 N、出力信号 D 2 は、2 / 2 N、出力信号 D 3 は、3 / 2N、・・・、出力信号dzは、z/2Nの遅延重を選 択することになる。2進倍出力信号OUTは、基準 入力 信号と1/4周期遅れた信号の2つの信号から生成され (図 6)、3逓倍出力信号OUTは、基準 入力信号と 1 /6、2/6周期遅れた信号の3つの信号から生成され (図7)、4 延倍出力信号OUTは、基準 入力信号と1 /8、2/8、3/8周期遅れた信号の4つの信号から 生成される(図8)。すなわち、選択回路4で選択され た出力信号 D.1、 D.2、 D.3、・・・、 D.z は、排他的 論理和回路(E×NOR回路)5に入力され、N逓倍の 出力信号を得る場合は、D1~DN-1)までの(N-1)本の信号と基準 信号 r e f についてExNORを行 って基準 入力信号refに対してN逓倍の出力信号〇U Tを得ることができる(図 5参照)。

【0012】図9は、位相比較器の一例である。フリック12】図9は、位相比較器の一例である。フリック「FF)、NND回路及びAVバータに同じてある。フリックのである。フリックのである。フリックのでは、NTDではでは、図16年のである。フリーのである。フリーでは、アックのでは、図11は、近倍にアックのである。図11は、近倍にアックのである。図11は、近倍にアックのである。図11は、近倍にアックのである。図11は、近倍にアックのである。図11は、近近にアックのである。図11は、近近回路をのは、チャ地に図である。本発明では、遅近回路と選近回路をでは、アックのでは、アックのでは、アックのでは、アックのでは、アックのでは、デューのでは、アックのでは、アックのでは、デューのでは、デューのでは、デューのでは、アックのでは、デューをでは、デューをでは、デューをでは、デューをでは、デューをでは、デューをでは、デューをでは、デューをでは、アックのでは、アックのでは、アックのでは、アックのでは、アックのでは、アックのでは、アックのでは、アックのでは、アックのでは、アックのでは、アックでは、アッかでは、

延回路 1 1 は、遅延回路 1 0 に対して各遅延素子がそれ ぞれ 1 / 4 の遅延量となっている。また、選択回路 4 5、 4 6 の出力信号 4 0、 4 1 への遅延回路 1 0、 1 1 の出力信号の接続は、これら遅延回路を構成する遅延素 子間から行う・第 1 及び第2 の選択回路 4 5、 4 6 は、 遅延量の増減をそれぞれの遅延回路 1 0、 1 1 について 同一 個数の遅延素子を選択するように動作する。

【0013】このため第1の選択回路45の出力信号d Oに対して第2の選択回路の出力信号d 1は、1/4の遅延重を選択することになり、その結果、基準入力信号 refに対して1/4位相が遅れた信号となる。この出力信号d1と基準入力信号 refの出行信号を排他的論理和(2入力E×NOR)することにより基準入力信号できる。遅延重の異なる複数の遅延回路を用いることにより、この遅延重の差をそのまま位相の遅れとすることができる。

第100 15] 次に、図14及び図15を参照して第4の実施例を説明する。この実施例は、位相比較器2の前段にインパータ回路5を備えたことに特徴がある。図14は、近倍回路の回路構成図、図15は、イムチャの近上回路の返路では、遅延回路の返れるが、遅延延路には、遅延回路のよいには、遅延回路のよいには、遅延回路のよいには、遅延回路のよいには、遅延回路のよいには、遅延回路のよいには、遅延回路のよいには、遅延回路のよいには、それでは、遅延回路は、それでは、その回路では、それでは、その回路では、それの選近回路では、それの選近回路である。なり、第10世紀のは、それの選近回路である。近近近日のよりにある。近近には、その回路では、それでは、近近には、その回路である。とのとが第2の第10世紀である。また、第2世紀でのより、41の四路では、13の出行により、41の四路では、52世紀の

ら行う。位相比較器2への入力信号は、基準 入力信号 r e fをインバータ回路6で反転させた信号 / r e f (「 /」は、信号の反転を表わす。以下、同じであ る) を入力する。また、遅延回路12、13へは基準 入力信号 r e fを入力する。

[0016] これにより、基準入力信号 refの反転信号 / ref と第1の選択回路(セレクタ)の出力信号 d の位相比較を行うと、位相が同期した状態で第1の選延回路 12の遅延重は、基準入力信号 refの1/2 B 類となる。このため、第2の遅延回路 13を構成延重と 数素子を第1の遅延回路 12に対して1/2の遅延 基準入力信号 refに対して1/4位相が遅れた信号を表出力し、基準入力信号 refに対して1/4位相が遅れた信号を出力し、基準入力信号 refに対して1/4位相が遅れた信号を出力し、基準入力信号 refに対して1/4位相が遅れた信号を出力し、基準入力信号 refに対して1/4位相が遅れた信号を出力し、基準入力信号 refに対して1/4位相が遅れた同日のとにより基準入力信号 refに対して2延6の出力信号のUTを得ることにより、この遅延量の異ををすのまま位相の遅れとすることができる。

【ロロ18】次に、図18を参照して第6の実施例を説 明する。図は、延倍回路の回路構成図である。 この実施 例では、4組の遅延回路 (ディレイチェイン)と選択回 路(セレクタ)を備え、各組の遅延回路の遅延量が互い に異なるように構成されていることを特徴としている。 遅延回路は、第1の遅延回路10、第2の遅延回路1 1、第3の遅延回路14及び第4の遅延回路15とから なり、それぞれ第1の選択回路45、第2の選択回路4 5、第3の選択回路44及び第4の選択回路49とを備 えている。遅延回路11は、遅延回路10に対して各遅 延素子がそれぞれ1/4の遅延量となっている。遅延回 路14は、遅延回路10に対して各遅延素子がそれぞれ 1/6の遅延量となっている。遅延回路15は、遅延回 路10に対して各遅延未子がそれぞれ2/5の遅延重と なっている。第1の遅延回路10の出力信号は、第1の 遅延回路を構成する遅延素子間から第1の選択回路45 の出力信号 d ロヘ接続される。第2、第3及び第4の遅 延回路11、14、15の出力信号も、同様にそれぞれ 遅延回路を構成する出力信号 d 1、 d 2、 d 3へ接続さ れる.

[0019] 遅延回路10、11、14、15へは、巻 準 入力信号 re f が入力される。第1の選択回路 45の 出力信号d D と基準 入力信号 refとを位相比較器2に 入力し、これらを位相比較し、その結果をアップダウン カウンタ(U/Dカウンタ)3で制御して、その出力を 選択回路45、46、44、49へ入力させる。そし d 3 は、第5の選択回路フヘ入力される。第5の選択回 路7は、マルチプレクサ及びE×NOR回路を備え、N 近倍設定入力信号 I Nの入力によって 複数の遅延量が 異なる遅延回路を備え、選択回路に入力されるN近倍設 定入力信号 I Nに基づいて出力信号 d 1、 d 2、 d 3 の いづれかを選択し、基準 入力信号 refに対して2通信 及び3通信のいつれかの出力信号〇UTを出力する。こ のようにこの実施例の延倍回路は、N逓倍設定入力信号 INによって荃準 入力信号 refに対して 2 逓倍、 3 逓 倍の出力信号OUTを切り替え出力することができる。

[0020] 【発明の効果】前述のように、本発明の半導体集積回路 は、デジタル回路のみで回路構成しているため電源ノイ スによる出力周波数の変勢を抑えることができる。また、LPF等を必要としないゲートアレイ等でも容易に 進倍回路を実現できる.

(図面の簡単な説明)

【図 1】本発明の延倍回路の回路構成図。

[図3] 本発明の延倍回路の回路構成図。

【図2】本発明の延倍回路に用いる遅延回路の回路構成

【図 4】本発明の通信数と選択回路の出力信号の遅延素

[図1] リノロカウンナ 位利比較器 ₹2 DI m RENOR セレクタ 湖路 FR 1**11111 · · · ·** Chair

子数との関係を示す特性図。

【図5】本発明の入力信号と排他的論理和との関係を示 す特性図。

【図 6】 本発明の2逓倍時のタイミングチャート図。

[図7] 本発明の3通信時のタイミングチャート図。

【図8】本発明の4逓倍時のタイミングチャート図。 【図9】本発明の通信回路に用いる位相比較器の回路

【図10】図9の位相比較器のタイミングチャート図。

[図11] 本発明の通信回路構成図。

[図 1 2] 図 1 1 の逓倍回路の2逓倍時のタイミングチ

ヤート図。 【図 1 3】本発明の逓倍回路構成図。

【図14】本発明の延倍回路構成図。

[図15] 図14の逓倍回路の2逓倍時のタイミングチ ヤート図。

[図 1 6] 本発明の遜倍回路構成図。

[図17] 図14の通信回路の2通信時のタイミングチ ャート図。

[図 18] 本発明の進倍回路構成図。


【図 1 9】従来の逓倍回路の回路構成図。


[図20] 図19の通信回路に用いるリングカウンタの 网络棒瓜园.


[符号の説明]


1、10、11、12、13、14、15・・・遅延回 時、2・・・位相比較器、 3・・・アップダウンカウンタ、4、7、44、45、46、47、48、49・・・選択回路、5、51・・・排他的論理和回路、

6・・・インパータ回路、41・・・ 興算器、 2・・・デコーダ、 43・・・除算器、











[24]


200	N海堡盐发程 (吨.6),60)	各セレクラ出力信号のディレイ賞子数					
		Do	D 1	D 2	D3	排放的論理相	
2	010	dxcout	coul	2×cca:	3×cout	(*ef,D1)	2人力2×FOR
3	011	6×cout	:003	2×ccu1	3×ccu1	\$16.D1.D20	3人力E×NOR
4	100	8×cout	cost	2×ccu!	3×ccut	(ref. D1. D2. D3)	4 人力E×NOR


(Ø 5)


868	人力有サ	多数的抽理和		
2	※学者が、174消息差れた何がの2部分	ZAM ERNOR/BANOR		
3	基準信号、1/6.2/6 風間進れた世号の2 放号	3人力 ExNOR/ExNOR		
4	基準信号、1/8,2/8,3/8業務遅れた信号の2位号	4人力 B E NOR/B E NOR		
7.	基準信号, 1/25, ・・・・ OF-1)/25 開創差れた信号の2倍号	NA力 Ex NOR/Ex NOR		




































【手續補正書】

【提出日】平成9年9月26日 【手技補正1】 【補正対象書類名】図面 【補正対象項 目名】図2 【補正方法】 変更 【補正内容】



【手稅補正2】 【補正対象書類名】図面 【補正対象項 目名】図3 【補正方法】 変更 【補正内容】

